Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

UVM 1.0 EA 正式リリース

Verification Engineerの戯言 : SystemVerilogの世界へようこそ

AccelleraのVIPから[UVM 1.0 EA]が正式にリリースされました。

ケイデンスでも:UVM 1.0 EA Is Available – What This Means To Youでも
Richard Goeringさんのブログがアップされています。Initial Release of the UVM Now Available!
もちろん、メンターでも:Accellera’s OVM: Omnimodus Verification Methodologyでも
Dennisさんのブログもアップされています。

Goeringさんのブログでは、次のステップは、A Register Package ?

そして、VMM CentralでもJanickさんがEarly Adopter release of UVM now available!では、VCSでもサポート (you will need version 2009.12-3 or later or version 2010.06 or later)ということです。



コーヒーでも飲みながら検証の話でもUVMのチュートリアル(先にやられた!)

ケイデンスのブログ:UVM - 10 Years in the Making ...では、eRMからUVMを説明しています。


検証、Verification、SystemVerilog、UVM、Unified Verification Methodology