FPGAとVerification

Verification Engineerの戯言 : SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

FPGAのカテゴリを追加。Twitterで、FPGAへシフトを何度もつぶやいているが、
このブログではあえてFPGAに関する記事はModelSim AE/XE程度にしていました。

でも、やっぱり、だめ。

2005-2009のVerification 3.0が終わり(終わっていない、継続中)だが、
2010-2014は一体何がとずーと考えてきましたが、やっと明確になったような気がします。

それは、直近のFPGA(Xilinx/Altera)とEDA(Synopsy/Mentor/Cadence)の決算(1年：4四半期)で

  EDA Expressのサイトから

    Xilinx   594.7M  (402.2M)  (513.3M)  (483.5M)
    Altera   469.3M  (529.0M)  (365.0M)  (286.1M)
            1064.0M   931.2M　  878.3M    769.6M

    Synopsys 338.1M  (330.2M)  (338.3M)  (345.2M)
    Cadence  227.0M  (222.0M)  (220.0M)  (215.0M)
    Mentor   180.6M  (237.1M)  (189.2M)  (182.6M)
             745.7M   789.3M    747.5M    742.8M

EDA3社はほぼ横ばい。

FPGA2社でほぼ100Mづつアップしている。

完全にFPGAの方が売り上げが多くなった。

ということで、

2010-2014 は、FPGA & Verification か？

そのために、何が必要か？　

当然、Verification 3.0 (SystemVerilog & SystemC)は、ベースだが、それに何がプラスされるか？

すこしづつ。考えてみよう！

参考：日経EDAOnlineの
PLD大手5社が大幅増収，Xilinxの四半期売上高が6億米ドルに迫るによると、5社で約1200M米ドル。
Samsungとの和解でRambusの売上高が492％も増してARMを抜いた，EDA/IP決算によると、上位6社で約1200Mドル。

たぶん、業界全体でも今年中には、FPGA > EDA になると思う。

検証、Verification、FPGA