DeepChip：Migrating from FPGA emulation to Cadence Palladium

Verification Engineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

FPGA PrototypingからEmulatorへにて、FPGAからEmulator(Palladium)への移行について書きましたが、
DeepChipのMigrating from FPGA emulation to Cadence Palladium
ではいろいろなユーザからの経験(ノウハウ)が語られています。

これだけの内容をプレゼンテーションとし発表するだけでも、立派な事例発表になりそうです。

FPGAの規模がどんどん増えても、そのFPGAを使ってシステムを組んでいるEmulatorにはかないません。
FPGA Prototypingではどうしても複数FPGAの分割がネックになりますが、
Emulatorではこの分割に関してはほとんど意識する必要がないです。

そのトレードオフとして、

　　　　速度がFPGA Prototypingに対して、1～2桁遅くなる
　　　　価格が1～2桁高くなる

というものがあります。

あくまでもツールなのでうまく使い分けすればいいのですが、
FPGA PrototypingにしてもEmulatorにしてもそれなりにお金はかかりますのでね！

検証、Verification、Cadence