Parameterized Classes, Static Members and the Factory Macros

Verification Engineerの戯言 : Twitter、Twitter新聞：Daily Vengineer's
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

読んでいただける方々がいらっしゃいますので、今日もアップします。

Parameterized Classes, Static Members and the Factory Macrosでは、
OVMでのクラスのパラメータについて書かれています。
一般的には、テンプレートクラスと呼ばれるものです。

SystemVerilogでは、オブジェクト指向を導入し、クラスというものが使えますが、
ここに書かれているモノは、そのクラスをパラメータ化するものですので、それなりの知識が必要になります。

クラスのパラメータとファクトリに関しては、
DVCon09での論文：
Using Parameterized Classes and Factories: The Yin and Yang of Object-Oriented Verification
にあるようです。
ただし、ダウンロードにはそれなりの手続きが必要です。

検証、Verification、OVM、Open Verification Methodology、Mentor、SystemVerilog