SystemVerilogへにシフトが加速

Verification Engineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

Wally Rhines DVCon 2011 Keynote の資料を見ると、これから使用する言語のSystemVerilogへのシフトが加速しそうです。

私が2006年に講演用資料として作成したものでは、

2006-2010はSystemVerilogとSystemCの時代

として、これを

Verification 3.0 と 呼んでいます

このことは、Verification 3.0というエントリで2007年7月11日に書きました。

先日のUVM 1.0リリースに伴い、今年から SystemVerilog + UVM という流れは確実です。
標準化により、今までいろいろなメソドロジを使っていた人たちが一気に移行することはないですが、
いずれ(数年ぐらい)で移行すると思います。まー、2015年にはかなり移行が進んでいると思います。

検証、Verification、SystemVerilog、UVM、Unified Verification Methodology、mentor