2011-04-08 Cool Things You Can Do With DVE Synopsys #技術職 Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Cool Things You Can Do With DVE – Part 1では、 VCSのDVEの昨日であるVMMのマクロの定義が簡単に見られるという内容です。 便利です。 同じようにVisual Studio 2010などでは関数やマクロの定義部を見つける機能は付いています。 価格を考えると当たり前ですが、波形ビューワーと統合を考えると、あると便利な機能ですね！ Cool Things You Can Do With DVE – Part 2 Cool Things You Can Do With DVE – Part 3 もあります。 検証、Verification、SystemVerilog、VMM、Verification Methodology Manual
