UVM 1.0の例題をチェックしてみよう

Verification Engineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

今週からUVM 1.0の例題をチェックしてみます。

予定としては、

    ・examples/simple/hello_world
    ・examples/simple/tlm2/blocking_simple
    ・examples/simple/tlm2/temporal_decoupling

の順に見ていきます。

検証、Verification、SystemVerilog、UVM、Unified Verification Methodology