Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

Overridden with Overrides


メンターのDaveさんのブログ:Overridden with Overridesでは、
SystemVerilogに関して、ちょこっと書いてあります。

parameter, localparam、クラスのパラメータ化などなど。
使ってみると、結構便利ですが、なかなかようなコードって書かないですよね!
でも、UVM/OVMでは結構使っているんですよ。特に、クラスのパラメータ化。

是非、チェックしてみてください。

検証、Verification、Mentor、SystemVerilog

  告知

  年が開けた1月13日(金)に
  設計エンジニア & 検証エンジニアのための新年会を
  品川にて行う予定です。
  時間は、18:30~22:30ぐらい、です。

  どなたでも歓迎です。下記のATNDに参加表明を!

ATNDに参加表明してください。