Design & ReuseにUsing SystemVerilog Assertions in RTL Codeという記事がアップされています。
SVAに関する書籍は、SysytemVerilog Assertion Hnadbookがあります。
日本語訳は丸善から出版されましたが、Amazonには新書の取り扱いはないようで、中古で9980円と倍ぐらいに値段になっています。
日本語訳は丸善から出版されましたが、Amazonには新書の取り扱いはないようで、中古で9980円と倍ぐらいに値段になっています。
第二版の目次と序章は、こちら
検証、Verification、SystemVerilog