MicrosoftのCatapultの資料

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

まずは、マイクロソフトはどうやってBingをFPGAで実装したかを読みましょう。

先週のFPGA 2016で発表されたAgile Co-Design for a Reconfigurable Datacenterには、MicrosoftのCatapultに関して、いろいろ載っていますね。

昨年2月28日のMicrosoftのFPGA accelerator

2015年にCatapultは量産化。(Page.3)
Altera Strativ V D5を使った、8GB DDR3-1333+PCIe Gen3 x8ボード。(Page.4)
30%コストダウン、25W以下の電力、2倍のスループット、29％のレイテンシー削減。(Page.7)

開発環境の全貌。あれー、どうやら開発はOpenCLベース。(Page.10)

Catapult Shell Architectureでは、64スロットのPCIe DMA、DDR3は4GB SO-DIMMが2つ。
内部のルータでPCIe DMAとアプリケーション、そしてSLIIIコアなるもとと接続。(Page.11)

サーバーのリブート無しにFPGAの3秒未満でリコンフィグ可能。(Page.12)

クラウド上でFPGAツール(配置配線、シミュレーション)がスケールする。
Visual Studio統合(Page.16)

Altera OpenCLはバッチベースなので、Plug-Inを作れば出来そうね。
Quartusはマルチコア対応のようなので、スケールする。
シミュレーションには何を使っているのだろうか？

凄いね。