HiFive1のBSP

Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

HiFiveのBSPは、Githubのここにあります。

ここに、ArtyとHiFive用のコードがあります。
DigilentのArtyで開発したようですね。

Artyの実装とHiFive1での実装違いをinit.cで吸収しているみたい。

コアは、HiFive1のスペックによると、SiFive E31 CPU(32bit RV32IMAC)
PLL周りはArtyには無いですね。

trap処理のコードもあります。trap処理の実体は、init.cに書かれています。
PLIC(Platform-LevelInterrupt Controller)とTIMERからのトラップ処理のようです。

softwareディレクトリの下にあるアプリケーションは、
bspとリンクしてベアメタルのアプリケーションとして動かすようです。