Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

Qualcomm Centriq 2400


やっと正式アナウンスですね。


スライドの21~23頁に、チップの概略ブロック図が載っているんですが、
 ・2.2~2.6GHzのFalkorCPU (ARMv8/AArch64 only), L0(24KB), L1(64KB), 512KJ(L2:2コアで), L3(5MBx12)
 ・クラスタ(2コアで1クラスタ)、24クラスタで48コア。クラスタ間は双方向のマルチリング 
 ・6個のDDR4(2667MT/s)チャネル、最大128GB/s (L3が各コントローラに2個:10MB)
 ・32 PCIe Gen3 lanes, 6 PCIe controller

48コアで6メモリコントローラ。1メモリコントローラ当たり8コア。
x86-64スマホ用SoCでは、4コアで1メモリコントローラなのでちょっと多い。
6個のメモリコントローラに各コアが分散して利用するようにするにはどうしたらいいのでしょうかね。

また、通常4コアで1クラスタだけど、2コアで1クラスタクラスタ当たりのL2は512KBと少な目。
ARM系では一般的に4コアで2MB(ただし、L3無しの場合)

ベンチマークデータでは、消費電力当たりでは、Intel Xeon よりいいと。。。