Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

2010-10-12から1日間の記事一覧

AlteraもSoC化、ARM Cortex A9を

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AlteraもSoCに関するソリューションをアナウンスしました。 プレスリリース:Altera Launches Embedded Initiative with New System Level I…

UVM 1.0への道 : ケイデンスは?

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ケイデンスのブログ:"We Want UVM 1.0! When Do We Want it? Now!"では、 ケイデンスのUVM 1.0への活動について書かれています。 ケイデン…