Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 日経EDAOnlineのCadence，新世代EDA「Silicon Realization」の機能検証フローの概要を発表に掲載された UVM 1.0の特徴は、 引用 ・ Run sub-…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Actelの開発環境 Libero 9.1がリリースされました。 シミュレータは、ModelSim 6.6dのActel Editionです。ModelSim 6.6の一番新しい、6.6dで…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった EDA ExpressによるとFPGA検証ソリューションのGateRocketが日本上陸-アルティマと代理店契約のようです。 GateRocketは、FPGAデザインの検証…