Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

2011-03-01から1ヶ月間の記事一覧

FPMM : FPGA-Based Prototyping Methodology Manual

Verification Engineerの戯言 : Twitter、Twitter新聞:Daily Vengineer's SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった SynopsysとXilinxは、FPGA-Based Prototyping Methodology Manualを公開しました。 上記サイトのDOWNLOAD …

DVEでトランザクションのデバック

Verification Engineerの戯言 : Twitter、Twitter新聞:Daily Vengineer's SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Transaction Debugging with Discovery Visualization Environment (DVE) Part-1では、 VCSのデバック環境…

Verification Academy : Acceleration of SystemVerilog Testbenches with Co-Emulation Module

Verification Engineerの戯言 : Twitter、Twitter新聞:Daily Vengineer's SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった MentorのVerification Academyに、エミュレーション関連の Acceleration of SystemVerilog Testbenches wi…

UVM 1.0のリファレンスインプリメント公開

Verification Engineerの戯言 : Twitter、Twitter新聞:Daily Vengineer's SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった DVCon2011が始まったので、 Accelleraからリファレンスインプリメントとユーザーガイドが公開されました。…