Verification Engineerの戯言
CadenceとMentorは、共同でOVM(Open Verification Methodology)というSystemVerilogの
検証メソドロジを発表しました。OVMは、MentorのAVMとCadenceのURMをベースにしているようです。
ソースコードやドキュメントは、AVMと同様にオープンソース(Apache 2.0ライセンス)で公開されるようです。
Cadence : http://www.cadence.co.jp/news/h19-8-17.html
Mentor : http://www.mentorg.co.jp/news/2007/070817.html
SynopsysのVMMが先行する中、AVMは、VMMのようにユーザの導入例や検証IPがまだまだです。
また、URMはModuleベースのものはすでに利用できますが、Classベースのものはまだ限定ユーザーので
利用しかできない状態です。URMのClassベースもオープンソースでの公開を予定しているようですが、
やっぱり、VMMには及びません。
ユーザという立場では、統一された検証メソドロジーは歓迎できます。
検証メソドロジーは同じであれば、利用するツール(シミュレーションやエミュレータなど)が
変わってもユーザにとってはそれほどデメリットはないと思います。
しかしながら、検証メソドロジーが１つだけであると、そこで進化が止まります。
そういう意味では、検証メソドロジーは2つ(VMMとOVM)であるのはいいのかも！
公開されるのが、9月末のようなのでリリースされたら、レポートします。
検証、Verification、SystemVerilog、OVM、Open Verification Methodology
