@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった
ちょっと変わったFPGAなんだろうか？
昨日のブログには、Cerebras SystemsがPlace & Routeの職を募集していることを書きました。
LinkedInでも募集されています。いずれなくなってしまうので、引用します。
The Role
As a Place & Route Engineer, you will directly impact the performance at which deep learning models are executed on hardware and be responsible for enabling next-generation AI applications that require substantial computational capabilities.
In this position, you will develop algorithms for partitioning, placement, floor planning, and routing of communication for dataflow graphs on a massively parallel, multi-core architecture.
you will directly impact the performance
とありますね。
つまり、Cerebras Systemsは、実はカスタムFPGAなんだ。これ。
となると、EDAベンダーで配置配線ツールやFPGAベンダーで配置配線プログラムを開発している人が欲しいわけでですね。
視点を変えると、ハードウェアエミュレータも実はカスタムFPGAみたいなものを使っています。メンターに買収されたMeta Systemsのチップがそうで、その後もMentorはカスタムチップを開発しています。ここでも配置配線を行っていると思います。
それなりの複雑な処理をするプロセッサみたいなものであれば、配置配線は必要ありませんが、単純なALUみたいなものが大量にあるときには、配置配線が必要であり、配置配線が性能に影響を与えるのです。
おまけ。
下記の Graphcore のブログで紹介した、3つのケースの内、MODEL SHARDING では複数チップにモデルを分割するので、これもある配置という点では関係がありそう。分割の仕方次第では性能に影響を与えるので。
