@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった
先週末、Graphcoreのことを調べて、この画像を眺めていたら、ちょっと気になった。
PCIe Edge からの配線が2つの C2 IPU に流れているって。。。
Dissecting the Graphcore IPU Architecture via Microbenchmarking
の Table 4.20 によると、各チップへはやっぱり 8 lanes とある。
となると、DELL DSS8440 GRAPHCORE IPU SERVER にある下図(引用します) PCIe Fabric からは、x16 じゃなくて、x8 + x8 の構成で出てきているんですね。
PCIe Switch をこういう風に使うのって、ありなんですね。
勉強になりました。
おっと、このブロック図、Host、Networkとの接続は、DGX-1/2 V100 と同じっぽいですね。なお、DGX A100では、Networksは200Gpbs IB/Ethernetになり、NVMe も PCIe Switch に接続するようになっています。