はじめに

Graphcore IPU M2000 のブロック図が公開されていたので、記録のためにブログに残します

IPU M2000

BMC User Guide なるところに下記のようなブロック図がありましたので、説明のために引用します。

IPU M2000には、4個の IPU が搭載されています。2個ペアになっていて、その2個の間は PCIe Gen4 x 8 を6組使って接続しています。残りの2個は M2000の背面の QSFP Connector に接続されています(全部で8個)。これは、他のM2000 と接続するために使われます。IPU Gateway (実態は、Xilinx ZynqUltrascale+ MPSoC) と PCIe Gen4 x8 で接続しています。x16 でないのは、IPU Gateway 側の PCIe IP が Gen4 では x8 までしかサポートしていないからです。

IPU Gateway からは、

DRAM x 3
100GbE x 2
PCIe Gen4 x 8 (スロットは x16)、ここには Mellanox ConnectX-5 (100GbE) が付いています。ホスト(x86-64)と接続します。
M2. NVMe (PCIe Gen2 x4) : Boot SSD
RGMMI x 2 (1つは Ethernet Switch 経由で RJ45に、もう一つは PHY <=> PHY で BMC と接続しています。