Vengineerの妄想

人生を妄想しています。

Arm CMN-700は凄すぎる

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそすべては、SystemC v0.9公開から始まった 

はじめに

ArmがCMN-700を発表しました。今までのCMN-600に対して大幅な進化です。

ArmのCoreLink CMN-700の情報は、=> CoreLink CMN-700

記録のために、みなさんのTweetの残します。

最初のツイートには、CMN-700のSpecが載っています。

  • 1つのソケットに、256コアまで対応
  • 1ダイで 512MB の System Level Cache
  • 1ダイで 12x12 (144) の cross point
  • 32 個の XXIC ポート
  • CCIX 2.0 と CXL 2.0 をサポート

12 x 12 (144) の cross point で、256コアを搭載ってどんな感じなんでしょうかね。

次のツイートでは、Homogeneous Computeでの構成(左側)と Heterogeneous Hub & Spoke での構成(右側)が載っています。

こちらのツイートは、AnandTechのブログです。Neoverse V1 / N2 と共に、CMN-700の紹介をしています。

Anandtech の CMN-700 の部分がめっちゃ詳しい

CMN-700の部分は、こちらです。Anandtechの記事は非常に詳しいです。この記事でも Arm の発表プレゼンテーション資料を用いていろいろと紹介しています。 他のところを見なくても、ここを見るだけでも十分だと思います。

この記事の最初にありましたが、CMN-700の前のCMN-600って5年も前なんですね。。。

www.anandtech.com

  • PCIe Gen5
  • DDR5
  • HBM3

に対応。おまけに、DDR5 or HBM3 のメモリコントローラは、何と、40個まで接続可能。。。40個ですよ。どんだけ、ピン数が必要になるのだろうか?

それから、「Memory System Resource Partitioning and Monitoring (MPAM)」なるものがあるようです。

Pooled Memoryとか。。。なんだか凄いな。

1ダイで256コアで2ダイをCCIXで接続すると、1台のサーバーで512コアって、、凄すぎます。。。

おわりに

Arm が Softbank => NVIDIA になり、いろいろとやりにくくはなっているものの、今回のCMN-700の発表は、CPUコアである Neoverse V1 / N2 以上にインパクトがあると思います。 ArmはCPUコアだけでなく、SoCを構成するために必要な内部インターコネクト(今回発表のCMN-700)だけでなく、メモリコントローラなどのSystem IPを提供しています。これだけのラインナップを揃えらるのはArmぐらいです (SynopsysもいろいろとIPを揃えていますが、CPUコアと内部インターコネクトは持っていません)

RISC-Vが勢力を伸ばしていますが、内部インターコネクトはどうなるんでしょうかね。。。そこ、ポイントだと思うのですが。。。