@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった
はじめに
記録のためにブログに書いておきます。
20年前にやるべきことだったが、やらないより、やった方がいいよね。
昨日の夜、TwitterのTLに流れてきた「科学技術、イノベーション推進の総合的な対策に関する件（我が国の半導体産業を取り巻く諸状況及び科学技術、イノベーション推進の今後の在り方について）の調査のための参考人からの意見および質疑応答
非常に興味深かった。(まだ、全部、聴いていないが) => 全部、聴きました。いやー、約4時間。面白かったわ。。。こういうのなら、毎週見たい(聞きたい)わー。
参考人の意見よりも、質疑応答の方がめっちゃ面白いです。 質疑する議員のレベルが低すぎるのが無さすぎます。参考人が困るぐらい、事前勉強してほしい。と思ったよ。
終わりに
衆議院の中で、Verilog、VHDL、Synopsys、Cadence、Mentorという言葉が出てくるとは思わなかった。 参考人の中馬宏之参考人への質疑の中で出てきた。 とはいえ、この方、経済学者(一橋大のイノベーションセンターの教授だった)なんだけど、 過去の論文を確認したら、半導体関連の論文を出しているのね。とはいえ、ここに載っているのは2011年まで。
半導体産業における国際競争力低下要因を探る：ネットワーク分析の視点から(2011年5月18日)
うー、半導体が重要になるのはここからなんだけど、なー。
原山優子参考人も経済学者？
「シリコンバレーの産業発展とスタンフォード大学のカリキュラム変遷」青木昌彦・澤昭裕・大東道郎・通産研究レビュー編集委員会編『大学改革 課題と争点』東洋経済新報社, 2001所収
こちらも、2001年。
うーん、どうも10年20年違うような気がする。。。どうやら、お国の組織にいろいろと関わられている感じだった。。。
