はじめに
RISC-V SUMMIT のビデオが11月30日に公開されました。
その中に、Metaの
では、
- Video 処理ASIC (MSVP : Mea's Scalable Video Processor)
- AIアクセラレータ : MTIA (Meta's Training and Inference Accelerator)
- RISC-VベースのSoC
についての活動が報告されています。
MSVPとMTIAについては既にかなりの部分まで公表されているのですが、最後のRISC-VベースのSoCについてはこれが初めてでは？と思っています。
MTIAについては、このブログでも取り上げています。
Standardized Control Subsystem
下図は、12:12 ぐらいのスライドです。説明のために引用します。
Created a standard control subsystem
- To be used in other domain specific accelerators
Based on a multi-core RISC-V cluster
- One, two or four cores
Dedicated RISC-V processors for:
- Security
- Chip resource management
Using Zephyr as read-time opetating sysetm of choice
- Augmented with in-house and vendor specific extensions
とあります。これ、基本的には、ARM SoC の構成と同じですね。SecurityとChip Resource ManagementもRISC-Vコアを使う。
で違いは？何？
これ、よーく見ると、Local interconnect になっていて、この Local interconnect に NoC が繋がっているんですよね。。。
つまり、CPUコアいっぱいのサーバー用システムではなく、
- MSVP
- MTIA
の一部なんでしょうね。。
おわりに
このビデオを観たとき、RISC-Vベースのサーバー用SoCを作るのかな？と思いましたが、上記の Local interconnect を見て、あ、違うんだと思ったしだいです。
とは言え、2016年頃のARMサーバーSoCでは、4コアとかだったのでこれが出来れば、将来的にはRISC-VベースのサーバーSoCの開発もできますかね。
関連記事
