Verification Engineerのお仕事(その1)

Verification Engineerの戯言

Verification Engineerのお仕事とは、なんでしょうか？

とりあえず、列挙したものをカテゴリー分けしてみました。
VMM/AVM/OVM/URMなどで議論しているのは、カテゴリー2と3に関連するものですね！
これから何回かに分けて、考えていきたいと思います。

    カテゴリー1
    ・検証プラン(Verification Plan）を作成する
    ・検証戦略を決める(何をどこに使うか?)
    ・検証項目を決める。
    ・検証シナリオを決める

    カテゴリー2
    ・検証環境を構築する。 
    ・検証モデルを開発する。
    ・機能カバレッジモデルを作成する。 
    ・自動的にシミュレーションができる環境を構築し、運用する。
    ・シミュレータ、アクセラレータ、エミュレータ、FPGAプロトタイピング環境を構築する。
    ・FPGA等を用いて、プロトタイプモデルを作成する。

　　カテゴリー3
    ・検証シナリオをSystemVerilogなどの言語で実装する
    ・検証シナリオをシミュレーションにて確認する

　　カテゴリー4
    ・新技術の調査や評価を行う。

　　カテゴリー5
    ・ESLでS/W事前確認用モデルを作成する。
    ・ES評価用のS/W(ファームウェアやデバイスドライバ等)を開発する。

　　カテゴリー6
    ・設計チームとのコミュニケーション 
    ・上司とのコミュニケーション
    ・チームメンバーとのコミュニケーション
    ・チームメンバーのOJT