OVM : Virtual Sequencerの例

Verification Engineerの戯言

何回かに分けて、OVMのSequence(Sequence Item)、Sequencer、Driverの各クラスおよびその例題について見てきました。だたし、例題は、examples/sequence/test.sv にしかありません。

しかしながら、OVM Forumには、Sequence関連の例がアップされています。
#5のWillamette HDL社のKurtさんの投稿です。

この例では、Virtual Sequencerの使い方も載っています。
また、Virtual SequencerとSequencerとの接続の仕方もあります。

#6のKurtさんの投稿では、ovm_do_seqマクロ、ovm_do_seq_withマクロ、ovm_create_seqマクロ、ovm_sendマクロの例もあります。

stuartさんがVirtual Sequencerの例のスレッドを立ててくれました。

検証、Verification、SystemVerilog、OVM、Open Verification Methodology