2009-07-13 SystemC Japan 2009 ： EDAOnlineの記事 SystemC #技術職 Verification Engineerの戯言 SystemC Japan 2009の「富士通マイクロエレクトロニクスにおける上流設計手法の適用事例」by 中村和正さんの記事がEDA Onlineにアップされました(中村さんの写真入り)。 約2億円のコストを削減，富士通マイクロがSystemC TLM 2.0導入の効果を発表 またまた、小島さん、気合が入っています。4ページものです。 検証、Verification、SystemC
