HLS ： 富士通マイクロソリューションズの事例

Verification Engineerの戯言

今日のメンターのセミナー(DA Tech Forum 2009)の

富士通マイクロソリューションズにおける高位合成活用ノウハウ

を聞いてきました。

ユーザー事例が少なかったので、お客さんの多かったです。
そして、日経EDAOnlineの小島さんも取材に来ていました( => お先に、小島さん)

では、本題です。

このセミナーでは、メンターのCatapult C Synthesisを使うためのノウハウを公開してくれました。
アルゴリズムを記述してあるCコードをCatapult C SynthesisでRTL HDLに変換するには、
それなりの作業が必要です。
その作業をやらないと、人手によるRTL HDLよりもまともなコードは生成されません。

では、どうすればいいのか？

ハードウェアを意識したCコードにしなければいけないということです。

ここがノウハウの第一のステップです。
ここであきらめてしまうと、Cベース設計は先に進みません。

第二のステップは、Catapult C SynthesisにあわせたCコードにしなければいけません。
このステップでは、メンターからのサポート(マニュアルやサンプル、事例等)をうまく利用する必要があります。
つまり、ツールに依存するノウハウになります。
この点に関しては、今後ユーザー会などが開かれることでよりよくなっていくでしょう！

第三のステップは、横展開です。
ここまでのノウハウを違う部門や事業部に展開し、
会社全体でそのノウハウし、ノウハウのサイクルを回さなければいけません。
(ここまでいけば、もう安心。)

この事例発表では、第一のステップと第二のステップの一部、になっていると思います。

詳細は、本日配布されたCD-ROMにプレゼンテーション資料が入っています。
ただし、このセッションでは発表したものはCD-ROMと一部違うようですが

検証、Verification、HLS