Cynthesizerユーザー交流会2010の事例発表 ： リコー

Verification Engineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

Cynthesizerユーザー交流会2010の事例発表のその2。

        大規模ASICへの動作合成適応事例 by リコー 伊地知さん

T氏やK氏のプレゼンとは、違って、ある意味、普通のプレゼン。

1年前の事例ということですが、
全部のASICをForteでHLSにてやり直す。
そんなこと、普通できません。

できた理由は、トップの一言。これがあったのでできた。
一言は、十分条件ではありませんが、必要条件です。
これがあるのとないのでは、はっきりいって違います。

途中、飛んで、結果はGood ということでした。

その裏には、
実は、あのT氏が鍛えに鍛えた事実があったのだと思います。

もし、あと数年早くトライしていたら、
今回ほど、うまくいっていなかったと思います。
Tさん、すばらしいです。っと、褒めちゃいました。

それから、HLSの壁のひとつが、熟練RTL設計者です。
彼、彼女らがHLSのメリットを理解してうまく使いこなしてくれれば嬉しいのですが、
なかなかうまくいきません。

そんなことも紹介されていました。
某セミナーで発表したエンジニアも実は熟練RTL設計者でしたが、
今ではHLSのメリットを皆に訴えています。
変わるモノですね。人間って。

最後に、今回の事例でHLS導入で重要なことは、

        1.  初心者のための導入教育
        2.  knowledge Database 
        3.  デザインパターン
        4.  難易度チェックシート

です。
これらは、たぶん、

T氏の経験たっぷりのノウハウ

からきたモノなんでしょうね！って、独り言です。

検証、Verification、HLS