FPGA PrototypingからEmulatorへ

Verification Engineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

FPGA PrototypingからEmulatorへ持っていくのって、それなりに大変です。
検証プランにてやることを決めていれば、FPGA Prototypingのときになんらかの手を打てます。
でも、Emulatorの癖を知っていないとうまくフィットしません。
Emulatorベンダーは最初からEmulatorだけに入れることを考えて提案してくるので、
ユーザ側でそれなりの準備をしないといけません。

今回紹介するのは、ケイデンスのブログ：
User Views -- Migrating From FPGA-Based Prototyping to Palladium
です。

このブログは、ケイデンスのエミュレータ、そう、Palladiumに移行するためのメモ的なものでは。
それほど詳しくは書いてありませんが、最初の一歩ととしてはいいかもしれません。
Palladium側を各Emulatorベンダーのものに置き換えればいいので。。。

検証、Verification、Cadence