Bluspec、なかなか来ませんね！

Verification Engineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

2009年の夏に、Bluespecを思いっきり取り上げ、
SystemVerilogの世界へようこそにも専用のページBluespec SystemVerilogまで作ったのに。
なかなか、来ませんね！どうしてなんでしょうかね？

C/C++ベースHLSは、信号処理や画像処理には向いていると思うのですが、
制御系はなかなか難しいと思うんです。
SystemCで表現することは可能ですが、なかなかうまくいかない！

その制御系をBluespecでやるっていうのはいいと思うのだが。

やっぱり、また新しい言語を習得しないとおけないのがネックなんでしょうかね？
でも、今までより生産性が高くなるのなら、それぐらいやらないといけないと思うのだが。

今年のDAC頃からBluspecのサイトの内容も変わって、

    引用

　　blue·spec (blu'spek)   
　　　　1 The Synthesizable Modeling Company??  
　　　　2 Eliminates the modeling-to-RTL gap  
　　　　3 Makes emulation feasible pre-RTL 
　　　　　(not to mention more affordable and easier-to-use) for high-speed modeling, 
　　　　　early software development & verification  
　　　　4 Unifies architecture, design and verification 
　　　　　with the only general purpose high-level synthesis

のようになっているので、HLSではなく、モデリングツールという位置づけになってしまったのね！
私、

すべては、モデリングと検証

と思っているので、Bluspecの定義は強く、同意しますが、技術とビジネスは違うからなー。
どうなるのだろうか？

検証、Verification、Bluespec