Bluespec User Group Meeting 2012の日立の事例

Verification Evangelistの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

2012年1月27日(金)、今日行われたBluespec User Group Meeting 2012での日立の事例です。
評価を始めてから1年半で導入、その後、高位レベル合成、テストベンチ、エミュレータにも適応。
現在、15人のユーザーがいる。

一部、既存のRTLとCを使っていますが、残りはすべてBluespec。

Bluespec SystemVerilogで記述し、Bluespecで合成RTL & テストベンチを生成し、RTL Sim。
Bluesimは使っていない。どうして、Bluesim使わないのでしょうか？
全体(チップ)でもRTL Sim。

エミュレータでは、テストベンチ部の機能モデルをBluespec SystemVerilogで記述。

マイクロアーキテクチャーは設計者が、並列化はコンパイラが。
役割分担を明確化しています。

ノウハウを12ページにわたって公開。
  論理記述の効率化のために8ページ。
  論理品質向上のために2ページ。
  再利用性向上のために2ページ。

不具合解析には、VennsaのOnPointを利用。Bluespecに対応している。
最後に紹介セッションがあります。

Bluespecの欠点は、コードの汎用性だけ。ということでした。

日経EDAOnline(小島さんの記事)：「Bluespecをここまで使った」、日立がパケット光トランスポートシステム用FPGAの設計に適用(2012.01.30)

Verification、検証、Bluespec