verilatorでLint

Verification Engineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

昨日、Twitterで @marsee101 さんがフリーなLintツール(Verilog HDL)ってありませんというツイートが
ありましたので、ちょっと調べてみました。

どうやら、verilator を使えばいいようです。

久々の verilator
フリーな EDA 関連ツールの話題:verilator

Tip: Verilog lint with Emacsでは、Emacsでverilatorを使うともっと便利というものが書いてあります。

どうでしょうかね？ @marsee101 さん！

追記)、
おっと、CQ出版のインターフェース：3月号に、

　　Verilog HDLによるCRC32演算回路をC++化して動作を確認する事例で示す
　　フリー・ソフトVerilog HDLシミュレータVerilatorの活用方法
	　　　　　　　　　　　　　　　　　　　　　　　　　　佐藤 達之

という技術解説があります。なんとも、タイミングが良いこと。

検証、Verification、SystemVerilog