Register Package って？どう？

Verification Engineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

Register verification in ASICというエントリでレジスタ検証のことを書いています。

UVMでもRegister Packageが入りました。
また、UVM CookBookの中では、100ページも紙面を割いています。

どうなんでしょうか？ Register Packageって？

検証、Verification、SystemVerilog、UVM、Unified Verification Methodology

P.S
ちなみに、Register Packageの本家本元は、VMM RALです！