Bluespec SystemVerilogとSCE-MI

Verification Engineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

MIT Professor uses ESL tools and FPGAs to teach system architectureでは、MITでのBSV(Bulespec SystemVerilog)を使用した講座に関するものです。

その講座は、6.375 Complex Digital Systemsです。

講座はすでに終了していて、各グループの成果も公開されています。

    ・Group 1: Rateless Wireless Networking with Spinal Codes
　　・Group 2: Data Movement Control PowerPC
　　・Group 3: Optical Flow Algorithm
　　・Group 5: H.265 Motion Estimation
　　・Group 6: Viterbi Decoder

Project 4: Viterbi Decoderについては、なぜか、成果は公開されていません。

BSVでもFPGA BoardとSCE-MIで接続して、アクセラレーションできるようです。

Sce-Mi Co-Emulation with Bluespec SystemVerilog, Revision: 3 March 2009
Lab 4: Audio Pipeline on the FPGA
三好さん@電気通信大学の資料

検証、Verification、Bluespec