JSNUG2011：真のK氏の発表

SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

JSNUG2011：リアルタイム中継としてのTwitterの最後にも書きました

リコーの発表常連であるK氏は、今回、JSNUG2011で発表したK氏(真のK氏)の部下のようです。
懇親会の時に、K氏と真のK氏に確認を取りました。なお、この件は、ツイート済です。

の内容がEDAOnlineとEDA Expressにアップされています。

カスタム・プロセサ・システムをモデル・ベース開発，リコーがMATLAB/SimulinkとProcessor Designerを協調動作
【JSNUG2011】リコー、MATLAB/Simulink環境にSynopsysのASIP開発環境をリンク

2つの内容については、特に差は無いようですね。

今回のJSNUG2011で聞いた中で一番良かった事例発表だと思います。

一つ気になる点が、1つの発表に2つの事例が。。。
前半の「MATLABモデルから実機検証までのフロー」は、今回の発表にはいらないと思う。
後半の内容をもっとじっくり聞きたかった。そんなところです。
(前半にもSynopsysのツールが入っているので、いいんですが)

どうして、前半の事例を入れたのでしょうか？

教えてください。真のK氏さん。

いつもコメントをくださるK氏さんがご存知なら是非。

検証、Verification、Synopsys