Vengineerの妄想

人生を妄想しています。

eユーザがSystemVerilogを学ぶわけ?



内容によると、Specmanのライセンスって高価なんですね。
Incisive Enterprise Specman Elite Testbenchというライセンスが無いと、eは使えないので。

この高価な理由は、
eにあってSystemVerilogには無い機能、AOP(Aspect Oriented Programming)のためでしょうか?

JavaAspectJよりかなり前から、eではAOPが使えたのです。
eの仕様は、IEEE-1647で標準化されているので、最新ではないのですが、知りたい人は、こちら

また、Subject: Ballsy MENT marketing promotes migrating from Specman "e" to SVでは、AOPについての記述があります。
こちらの内容の方が詳しく書いてありますので、是非読んでください。

そんでもっと、最後では、
 It's because the battle "e" vs. SV is really over and System Verilog has won.  
It's time to catch up with the rest of the world.
と、言い切っちゃてますよ。
(ちなみに、一番下の Download をクリックすると、DVcon2012の論文とコードがダウンロードできますよ)


検証、Verification、e

P.S
かなり前ですが、Synopsys主催のSystemVerilog NOWでCliffさんのお話聞きました。みなとみらいのどこかで。
そのときの抽選会で、なんと、HPのPDA当たりました。その後、、、、自粛。