Xilinxの新しい開発ツール：Vivado

Verification Evangelistの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

Xilinxが新しい開発ツール；Vivadoを発表しました。

製品カタログによると

        ・WEBPACK (Device Limited)
　　・DESIGN EDITION　$2995/Year
　　・SYSTEM EDITION  $4795/Year

の3種類になります。価格は、EDA Expressの記事にありました。

高位合成付きで4795ドルは安いですね。日本では、50万円を割るでしょうか？

Zynqについては、DESIGN EDITIONでサポートしているようです。

Vivado Design SuiteというPDFファイルに結構詳しく書いてあります。
これによると、各IPはIP-XACTに準拠するようです。

AlteraのSOPC Builder/QSYSではまだIP-XACTになっていませんので、
この点ではXilinxのVivadoは先を行くことになります。

VivadoでGoogle君に聞くと、なんと、こんなのが出てきました。もひとつ。

既に名前はわかっていたのですね。まー、ベータカスタマーはいっぱいいたわけですから。。。

AlteraはOpenCL、XilinxはAutoESLをベースにしたHLS、さー、どうなるでしょうか？楽しみです。

検証、Verification、FPGA

P.S
ISimがVivado Simulatorに変わるようですね。
SystemVerilogはどの程度サポートしているのでしょうか？