IntelがどのようにFPGAを接続するか？

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

インテル、ISCA 2015でXeon＋FPGAの詳細を公開にある「なぜFPGAアクセラレータか」の

  - Enhance singlethread performance with tightly coupled 
    accelerators or compliment multi-core performance with 
    loosely coupled accelerators via PCIe or QPI attach

の前半の「with tightly coupled accelerators」が気になります。
後半の「with loosely coupled accelerators via PCIe or QPI attach」は既にやっているので。

では、IntelがどのようにFPGAを接続するのか？

SC14(Supercomputing Conference 2014)でIntel発表したKnighs Landingの資料。ここにあるOmni-Pathはどうだろうか？
Intelの説明によると、

 Intel Omni-Path Architecture will accelerate message passing interface (MPI) rates for tomorrow’s HPC.    

とある、MPIなのか？
CPUとFPGA部の中間にMPIを処理する回路を入れれば、MPIでも利用可能か？どうだろうか？

でも、IntelはOpenCLでFPGAを設計するといっている、そうなると、MPIではないのか？

なんらかの高速内部バスでFPGA部と接続することは確実であろう。

楽しみだ。