特定アルゴリズムって、何だ。。。

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

FPGA-XのTLのネタを考えるということで、後藤さんのPC Watchの記事を読みました。

Intelのサーバー戦略の要となるXeon PhiとFPGA

前半はKnights Landing (KNL)で後半がFPGA。

Core-i => Xeon => Xeon Phiとデバイス単体でもスケーラブルにでき、
「Intelスケーラブルシステムフレームワーク(SSF: Scalable System Framework)」てなもんも。

この記事によると、昨年の11月16日に発表していたんですね。

Intel Scalable System Framework (Intel SSF)

ここにはもうちょっと詳しい内容がありました。

で、後半の「棲み分けるXeon PhiとFPGAアクセラレータ」です。

引用
Intelは、機械学習時代に向けて、サーバー向け製品ラインナップの厚みを増している。マルチコアXeonとメニーコアXeon Phiに加えて、FPGA(Field-Programmable Gate Array)も、Alteraの買収によってラインナップに加えた。しかしそのために、Intelの戦略は、今ひとつ焦点が絞り込まれていないものになっている。

とある。そうなんですよね。焦点が絞りこまれていない。。。

アクセラレータという点では、Xeon PhiとFPGAは競合しますよ。

そして、

引用
「我々は、Xeon、Xeon Phiに加えて、FPGAも(サーバー向け製品の)ラインナップに備えている。FPGAとXeon Phiは併存していく。アプリケーションの中で頻繁に使われる、特定のアルゴリズムをFPGAに持っていくことで、性能を大幅にアップするからだ。

とあります。
つまり、特定のアルゴリズムでないと、FPGAを利用するメリットは出ないと？

で、その特定のアルゴリズムって何だ？

ここがポイントか？

そして、FPGAへの実装がプログラミングと違うということなんだけど、
FPGAハードウェアとHDLの知識がある程度必要。。。って、当たり前です。

引用
しかし、アプリケーションの中で、特にコンピューティング性能を必要とする特定アルゴリズム部分なら、手間をかけてFPGAでプログラミングしても見合う。ボトルネックになっている部分が、FPGAハードウェアで実行されることで、性能が大幅にアップするからだ。そして、FPGAなら、カスタムASICのようなチップ開発コストをかけずに利用できる。

やっぱり、特定のアルゴリズム部分か。。。。

記事の最後に、Googleの「Tensor Processing Unit (TPU)」について書いてあるが、
FPGA-Xの最後のTLで佐藤さんが「TensorFlowとTPU」ってあるね。

ううううう、特定アルゴリズムって何だ。。。。

困った。