BOOMとRocket Chip Generator

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

The Berkeley Out-of-Order Machine (BOOM): An Industry-Competitive, Synthesizable, Parameterized RISC-V Processor

2nd RISC-V Workshopのビデオ
RISC-V Workshopの資料、ビデオ

Berkeley RISC-V Processors : Sodor(RV32I) => Z-scale(RV32IM) => Rocket(RV64G) => BOOM(RV64G)

githubには、ソースコードがあります。

Important!

This repository is NOT A SELF-RUNNING repository. To instantiate a BOOM core, please use the Rocket chip generator found in the rocket-chip git repository (https://github.com/ucb-bar/rocket-chip).

とあります。BOOMコアは、Rocket chip generator内のものを使えと。

で、Rockdet chip generatorについては、こちらを読めと

Rocket Chip Generatorは、SynopsysのVCSで動かしている模様。

RISC-V BOOMについては、FPGA開発日記の下記のエントリが参考になります。
RISC-V BOOMについて、とビルド試行 (1. チェックアウトとビルド、シミュレーションまで)
RISC-V BOOMについて (2. ビルド試行とVagrant環境構築)
CPUのパイプライントレースビューアGem5 (RISC-V BOOMプロセッサのパイプラインを分解)
RISC-VプロセッサBOOMを分解 (vhierによる内部構造把握)
RISC-V BOOMプロセッサのRTLシミュレーションを実行したい(Veritakで挑戦→解析中)
RISC-V BOOMプロセッサのRTLシミュレーションを実行(VCS用プロジェクトで試行)