昨日、いつものように図書館で色々やっていたら、見つけた。
え、トロント大のあのLegUp
書いてありました。
書いてありました。
The LegUp high-level synthesis tool is freely available, however, only non-commercial, not-for-profit use of the software is permitted (see license). If you are interested in commercial use of the LegUp software, please visit: LegUp Computing Inc.
と、創業メンバーもLegUpのチームメンバーですね。
RISC-V Workshopの資料：Software-Programmable FPGA IoTPlatformで見つけました。
発表者のAndrew Canisさんは、LegUp Computing Inc.のCEO。
発表者のAndrew Canisさんは、LegUp Computing Inc.のCEO。
ARMやMIPSだけでなく、RISC-Vでも出来るよって。
で、XilinxのSDSoCのようにデバイスドライバとかはどうするのかを知りたいんだけど。
どうなっているんだろうか？
Baremetalなアプリケーションならいいけど、Linuxではそうはいかないぞ。。。
で、XilinxのSDSoCのようにデバイスドライバとかはどうするのかを知りたいんだけど。
どうなっているんだろうか？
Baremetalなアプリケーションならいいけど、Linuxではそうはいかないぞ。。。
LowRISCの頁に、
A software-programmable FPGA IoT platform: Andrew Canis Lattice’s vision for an FPGA IoT platform is that it has high ease of use (use C/C++ as design entry), and flexibility for a range of sensors, actuators, communication devices. A hybrid computing solution: the RISC-V processor with FPGA hardware. RISC-V processor plus LegUp-generated hardware acclerators to handle the processing part of the IoT platform. The Lattice RISC-V processor has a 4 stage pipeline, and can be configured for RV32I, RV32IM, and RV32IC. It compares favourably to the LM32, e.g. RV32IC takes 1.6K LUTs vs 2K LUTs for the LM32 while also achieving higher DMIPS and code density. LegUp is a high level synthesis tool. For a sum of squares of speech samples example, the LegUp synthesized accelerator gives a 5.4x speedup vs the RISC-V software implementation. LegUp has plans to support LegUp-synthesized custom instruction implementationsとありますね。Andrew Canisさんは、LegUp Computing Inc.のCEOですね。
