RISC-V Workshop in Chennai Proceedings

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

記録のために、

7月18日、19日に行われたRISC-V Workshop in Chennai Proceedingsのスライドとビデオが公開されています。

なんと、2日で20講演。一日で10講演。それも全部 RISC-V 。凄いな。

arm がいちゃもんつけたのも納得。。。

その中で、HPEのIntegrating Gen-Z in Server-Class RISC-V Processors、(ビデオ)

Gen-Z Logicで繋げられるので、SoC側のCPUコアは何でもOK! なので、RISC-V でって感じですかね。。

HPEであれば、PA-RISCとかも昔作っていたので、CPU作るのって、そんなに難しいものじゃないんでしょうね。。。

てか、HPEにどんだけ、CPU開発者が居るかですかね。。。