Verification Engineerの戯言 : SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 全く気がつかなかったのですが、UVM WorldにUVM Roadmapがアップされていました。 UVM 1.0は、10月30日予定。 ・Registers/Memory ・TLM 2.0 ・phasi…

Verification Engineerの戯言 : SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Vennsa TechnologiesのOnPointは、デバック時間を短くできるかもしれない。 Viewpoint: Debug will get your attention, sooner or later 検証行程の…

Verification Engineerの戯言 : SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった。 メンターのESL関連ツールががTSMCリファレンス・フロー11で！ メンターのプレスリリース : メンター・グラフィックス、ESL、統合された設計と製造…

Verification Engineerの戯言 : SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった。 EDAExpressのつぶやきからSoCLibを調べている。 SocLibとは！(サイトから) * マルチプロセッサシステムのバーチャルプロトタイピングを 構築できる…

Verification Engineerの戯言 : SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ケイデンスのブログ、DAC Cabbie Taught Me All I Need to Know About Verificationによると、OVM 2.1.1が最後の公式リリースになったようです。 今…

Verification Engineerの戯言 : SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった こちらも、HdlabのDAC2010レポートが配信されました。 DACに行った人も、行かなかった人も、是非、チェックしましょう。 検証、Verification