Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう！

2011-02-07から1日間の記事一覧

RTL設計者は、直ちに、ESLにシフトせよ、そして、S/Wを身につけよ！

お仕事 #技術職

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Panelists: “Designer of Future” Needs New Hardware, Software Skillsは、 DesignConの"Who is the Designer of the Future?"というパネル…

MDV(Metric-Driven Verification)とは？

Cadence #技術職

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった MDVのホワイトペーパー MDVは、Silicon Realizationのキーのようです。 とりあえず、メモとして残しておきます。 1ページ目のINTRODUCTIONに…