@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった
IBMのPOWER9って、3回目なんだね。
2017年から POWER9 を 14nm で実装して、コア数とかは変わっていないが、メモリしシステムを変えていますね。
- 2017：DDR4
- 2018：Bufferd Memory (DDR4)
- 2019：OpenCAPI Memory (PowerAXON)
DDR4@3200MHz に対して、AXONは＠25.6GHz
OpenCAPI Memory Interface
この資料に、OpenCAPI Memoryについていろいろ書いてありました。
DDR4を直接チップに接続した場合は、8個のコントローラ(各コントローラには2倍のDIMMを接続)で140GB/sの性能でしたが、OpenCAPI Memory Interfaceでは、8個のコントローラにOpenCAPI Memory Interface Buffer経由で4個のDIMMが接続でき、230GB/sの性能を達成したと。各スロットでは最大8TB搭載できると。
2018年のBufferd Memory(Centaur buffer)では、4個のDDR3/4を接続でき、51GB/s の性能が出てたと。
システム全体の性能を上げるために、メモリシステムの性能を上げるという全うは方法をやっているIBMはやっぱり凄いよね。
