@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった
この記事の写真にあるよに、TSMC 7nm でのチップ。
左隣りには、XilinxのKintex-7が載っていますね。
- 2019 : Ares Platform、7nm
- 2020 : Zeus Platform、7/5nm+
- 2021:Poseidon Platform、5nm
から
- 2019 : Neoverse N1 Platform、7nm
- 2020 : Zeus Platform、7/5nm+
- 2021:Poseidon Platform、5nm
に。
Cortex-A72に対して、LMBenchのLatencyが110nsから83nsに、Memory Streamingも60GB/sから175GB/sに約3倍に。内部接続はRingからMeshに。
Meshになるということは、それなりのコア数搭載のチップになるからサーバー用になると。64/128コア、4チャネルのメモリコントローラが2個、64LanesのPCIe/CCXが2個。こちらは、2コアを8個セットにしたSuper Tileしたものを4個で64コア。
N1のEdge用だと、8コアのリファレンスがある。E1では16コア
E1は2スレッド対応か。
github の Arm Trusted Firmware を覗いてみたら、N1対応のコードがありましたよ。11月19日には公開されていたようです。
SCP Firmwareにもありました。N1対応コード。こちらは11カ月前に公開済み。その後更新有。
DRAMコントローラは、DMC620. x for direct connection to CCN-5xx or CMN-600 products using AMBA 5 CHIで、DDR4対応
CCIXのコンフィギュレーションもある。CCIXについては、こちら↓