はじめに
Sifive が Arm Cortex-A7xシリーズをターゲットにしたハイパフォーマンスCPUコアP650のアナウンスをしました。
以前アナウンスしたP550は、Cortex-A55をターゲットとしていましたが、今回のP650はCortex-A75程度の性能があるようです。
SiFive P600 Series の第一弾、P650 Core RV64GCB
下図は、SiFIveのP650のページから引用しています。
P650は、
- L1 32KB/32KB (命令はParity、データはECC)
- L2 は256KB(ECC)
- Bus Matrix経由で L3 が 1-16MB(ECC)
- 128bit or 256bit の 4x Memory Ports
- System Port
- Peripheral Port
- Front Port
があるようです。
P550は、下図のようになっています。SiFiveのP550のページから引用しています。
P550は、
- L1 32KB/32KB (命令はParity、データはECC)
- L2 は256KB(ECC)
- Bus Matrix経由で L3 が 1-4MB(ECC)
- 128bit or 256bit の 4x Memory Ports
- System Port
- Peripheral Port
- Front Port
P550 と P650 では、L3 のサイズが違うぐらいです。
P650とP550にて、Armのbig.LITTLEや DynamIQのような構成はできるのでしょうか？スマホのようなアプリケーションでは、big.LITTLEのような構成は必要だとおもいますが、そうじゃないのであれば、big と LITTLE は別々な感じになってもいいのではと思っています。
サーバー用のSoCでは、big なCPUコアのみなので、今後は P650がたくさんなRISC-V のサーバー用SoCが出てきそうです。
おわりに
SiFIveもとうとうハイパフォーマンスなCPUコアP650をアナウンスをし、いよいよ本線を開始しそうです。
