Verification Engineerの戯言
VCS Verification Libraryは、VMMだけでなく、RVMにも対応して検証ライブラリです。
VMMはRVMをベースにSystemVerilog用にしたので当たり前と言えばそうですが、
VMMはRVMをベースにSystemVerilog用にしたので当たり前と言えばそうですが、
VCSの優位はこのVIPです。なんと言ってもVIPが多種多様にあるということ自体がもっとも優位性があるのだと思います。
でも、Verilog HDLやVHDLではなく、VMMで使った方が絶対にいいので、そのためにVMMを使う。
一度、VMMを使えば、その良さから逃れなくなるので、もっとVMMを理解し、より良いものにしていけば、きっと幸せになると思う!
一度、VMMを使えば、その良さから逃れなくなるので、もっとVMMを理解し、より良いものにしていけば、きっと幸せになると思う!
いつまでも同じところにいるのではなく、ちょっとでいいので枠から出てみましょう。
何かの縁ですから、きっと、いいことが。。。
何かの縁ですから、きっと、いいことが。。。
検証、Verification、SystemVerilog、VMM、Verification Methodology Manual