Bluespec User Group Meeting 2009のEDA Online レポート

Verification Engineerの戯言

先週末(6/26)にBluespec User Group Meeting 2009が行われるのは、
6/2のBluespec User Group Meeting 2009に書きました。

その模様がEDAOnlineにアップされました。

「記述量が少ないだけではない」，話題のBluespec SystemVerilogの使い心地を日本ビクターが語る
いつものように小島さんのレポートです。

今回は事例がビクターの1件だったのですが、レポートを3ページにわたっています。
いままでの小島さんのレポートで、1件にこれだけのページを割いたものはありません。

たぶん、事例が1件だけでなく、Bluespecの事例発表は国内で初めてだったからなのでしょう！
(間違っていたら、ごめんなさい。小島さん)

最後のページにもありますが、

・BSVとRTL(Verilog HDL)の等価性

をどうするかは、大きな課題だと思います。
これをサポートするツールは、投資効果を考えると可能性は低いと思います。

でも、Verilog HDLで記述していたエンジニアにとっては、BSVはSystemCに比べて使いやすいと思います。

さて、今後、どの程度、実績を積めるでしょうか?

参考資料：Bluespec Wiki

検証、Verification、Bluespec

P.S

サイバネットさん、

個人的にBluespec使ってみたいです。
連絡、お待ちしております。