SystemC ： CtoSから1年

Verification Engineerの戯言

昨年のCDNLive! Japanで発表されC-to-Slicon Compiler(CtoS)は、この1年でかなりの実績を上げているようです。
そして、今年のCDNLive! Japanでは、

Cadence Introduces First TLM-Driven Design and Verification Solution to Increase Engineering Productivity over RTL-based Flowsのプレスリリースをしました。

日本語のプレスリリース
EDAOnlineの記事

その内容は、

    * A new TLM-driven Design and Verification Methodology (TDM)
    * CtoS automatic migration of C/C++ to SystemC for methodology enablement
    * CtoS memory compiler integration API and optimization, and
    * Solution integration of CtoS/IES for side-by-side SystemC/RTL debugging 

です。また、ホワイトペーパーも公開されています。

この1年間はケイデンスにとって決して良い1年ではなかったと思いますが、
CtoSは着実に実績を上げ、成果を出していると思います。

CDNLive JapanでのCtoS発表および今回のプレスリリースといい、
日本はCベースの設計に関しては重要なポジションになっているのでしょう！

MentorのCatapalt C、ForteのCythesizer、そして、CadenceのCtoS、
この3つは、HDLシミュレータのNC-Sim、VCS、ModelSimと同じような戦いになっていくのでしょうか?

Catapalt CはあくまでもC/C++をベースに制御回路への適応の強化をしてきています。
また、Cyhtesizerも新しい機能を追加しています。
そして、今回のCtoSの発表と、なかなか面白い感じになったと思います。
(MentorとCadenceは、総合EDAベンダーですが、Forteはあくまでも動作合成ツールベンダー。
昔でいえば、Design CompilerのSynopsysのようです。さて、今後の展開はどうなるか。。。。)

さあ、みなさん、コメントください。

検証、Verification、SystemC