Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

C-to-Silicon Compiler SystemC 検証技術ワークショップ



内容は、こんな感じ。引用
  1.SystemCモデルの検証
    – 検証フロー
    – SystemCテストベンチ記述のテクニック
    – Lab-1: SystemCシミュレーションの実行

  2.IESを用いたSystemCのシミュレーション&デバッグ
    – IES(Incisive Enterprise Simulation) SystemCシミュレーションの概要
    – SystemCデバッグ
    – IES SystemC ユーティリティ
    – IES CtoS インテグレーション(概要)
    – リファレンス、ヘルプ
    – Lab-2.1: コアダンプの解析
    – Lab-2.2: SystemCモジュールの波形観測

  3.CtoS 検証フロー
    – CtoSの検証・メソドロジのご紹介
    – CtoSの生成モデル
    – SystemCのテストベンチの再利用方法
    – CtoSのモデルのシミュレーションの実行方法
    – Lab-3: CtoSの検証フロー

  4.コードカバレッジの利用
    – カバレッジの概要
    – SystemCのカバレッジ
    – Verilog-HDLのカバレッジ
    – CtoS検証フローにおけるコードカバレッジの利用
    – Lab-4: コードカバレッジの利用

1日コースですが、IESとCtoSをこれから使う方、いいんじゃないですか?

検証、Verfication、SystemC、Cadence